客服(投诉)热线:400-020-6388|电话委托:020-22139806|出入金:020-22139807
www.4817.com 当前位置 :www.4817.com > www.4817.com >

又接收 了E2PROM可正在线擦除的特点;不单拥有

时间:2019-11-27    浏览次数:

  4.2 半导体存储道理及存储芯片 目前,几乎所有的从存储器都采用 半导体存储芯片形成。 工程大学计较机科学取手艺学院 姚爱红 半导体存储器的分类 TTL型 双极型 速度很快、功耗大、拉菲平台注册, ECL型 容量小 工艺 PMOS 功耗小、容量大 电布局 NMOS (静态MOS除外) MOS型 CMOS 静态MOS 工做体例 动态MOS 工程大学计较机科学取手艺学院 姚爱红 2 半导体存储器的分类(续) z 静态存储器SRAM (双极型、静态MOS型): 依托双稳态电内部交叉反馈的机 存储信 制存储消息。 息道理 功耗较大,速度快,做Cache。 z 动态存储器DRAM (动态MOS型): 依托电容存储电荷的道理存储消息。 功耗较小,容量大,速度较快,做从存。 工程大学计较机科学取手艺学院 姚爱红 3 4.2.1 双极型存储单位取芯片 双极型存储器有TTL型取ECL型两种,工做速度快,但功耗 大、集成度较低,适于做小容量快速存储器,如高速缓冲 存储器或集成化通用寄放器组。 存储 存储 单位 芯片 工程大学计较机科学取手艺学院 姚爱红 4 4.2.2 静态MOS存储单位取芯片 1.六管单位 W Vcc W (1)构成 T3 T4 T1、T3:MOS反相器 T5 T6 T2、T4:MOS反相器 T1 T2 触发器 T5、T6:节制门管 Z Z:字线,选择存储单位 W、 W:位线导通。 W Vcc W (3)工做 T3 T4 Z:加高电平,T5、T6 T5 T6 导通,选中该单位。 T1 T2 写入:正在W、W上别离加 高、低电平,写1/0。 读出:按照W、W上有无 Z 电流,读1/0。 (4)连结 Z:加低电平,T5、T6截止,该单位未选中,连结原形态。 只需电源一般,领导通管供给电流,便能维持一管导通,另一管截止的形态 不变,故称静态。 静态单位性读出,读出后不需沉写。 工程大学计较机科学取手艺学院 姚爱红 7 2.存储芯片 外特征:Vcc A7 A8 A9 D0 D1 D2 D3 WE 例.SRAM芯片2114(1K×4位) 18 10 2114(1K×4) 地址端: A9~A0(入) 19 数据端: D3~D0(入/出) A6 A5 A4 A3 A0 A1 A2 CS GND 片选CS = 0 选中芯片 节制端: = 1 未选中芯片 = 0 写 写使能WE = 1 读 电源、地 工程大学计较机科学取手艺学院 姚爱红 8 每面矩阵排成64行×16列。 64×16 64×16 64×16 64×16 6位行地址行译码X0 1K 1K 1K 1K X63 Y0 Y15 列译码 W W W W 4位列地址 Xi 一级:地址译码, 两级 选择字线、位线。 译码 二级:一根字线和 一组位线交叉, 读/写线 选择一位单位。 Yi 4.2.2 动态MOS存储单位取存储芯片 W W 1.四管单位 T3 T4 (1)构成 T1 T2 T1、T2:回忆管 C1 C2 C1、C2:柵极电容 T3、T4:节制门管 Z:字线 Z W、 W: 位线无电荷); “1”:T1截止,T2导通 (C1无电荷,C2有电荷)。 4.2.2 动态MOS存储单位取存储芯片 1.四管单位 W W (3)工做 Z:加高电平, T3 T4 T3、T4导通,选中该单位。 T1 T2 写入:正在W、W上别离加 C1 C2 高、低电平,写1/0。 读出:W、W先预充电至 高电平,断开充电回, Z 再按照W、W上有无电流,读1/0。 (4)连结 Z:加低电平,T3、T4截止,该单位未选中,连结原形态。 需按期向电容弥补电荷(动态刷新),所以称为动态存储器。 四管单位性读出,读出过程即实现刷新。 4.2.2 动态MOS存储单位取存储芯片 2.单管单位 (1)构成 W C:回忆单位 T:节制门管 Z Z:字线 W:位线(高) (3)工做 写入:Z加高电平,T导通,正在W上加高/低电平,写1/0。 读出:W先预充电,断开充电回。 Z加高电平,T导通,按照W线)连结 Z:加低电平,T截止,该单位未选中,连结原形态。 单管单位是性读出,读出后需沉写。 3.存储芯片 外特征:GND CAS Do A6 A3 A4 A5 A7 16 9 例.DRAM芯片2164 2164(64K×1) (64K×1位) 18 空闲/刷新 Di WE RAS A0 A2 A1 Vcc 地址端:A7~A0(入) 分时复用,供给16位地址。 数据端: Di(入) Do(出) = 0 写 写使能WE 高8位地址 节制端: = 1 读 行地址选通RAS :=0时A7~A0为行地址 片选 列地址选通CAS :=0时A7~A0为列地址 电源、地 低8位地址 1脚未用,或正在新型号顶用于片内从动刷新。 8 128×128 存储矩阵 1/128 行译码器 128×128 存储矩阵 A0 位 A1 地 128 读出放大器 128 读出放大器 1/4 输出 A2 址 I/O 缓冲 A3 锁 1/2(1/128 列译码器) 1/2(1/128 列译码器) 门 器 A4 存 A5 器 128 读出放大器 128 读出放大器 A6 128×128 存储矩阵 1/128 行译码器 128×128 存储矩阵 A7 行时钟缓冲器 列时钟缓冲器 写答应时钟缓冲器 数据输入缓冲器 RAS DOUT CAS WE DIN 工程大学计较机科学取手艺学院 姚爱红 14 4.2.4 半导体只读存储器 ?只读存储器的存储元件本色上 能够看做是一个固定的开关电, 以“开”和“关”两个形态来记 存消息“0”和“1”。 ?ROM的组织布局取RAM类似,一 般也是由地址译码电、存储阵 列、读出电取节制电等几部 分构成,节制信号中只需片选信 号即可,由于它是只读的,不需 要读写节制信号。 工程大学计较机科学取手艺学院 姚爱红 15 掩膜MOS只读存储器 ?掩模式ROM中所存储的消息,是正在制 制的过程顶用掩膜工艺来完成写入的。 掩膜式ROM一般合用于固定法式并且生 产批量较大的产物。 工程大学计较机科学取手艺学院 姚爱红 16 可编程只读存储器(PROM) ?一次编程的只读存储器(PROM) PROM写入消息是一次性的。 ?可擦除的可编程只读存储器(EPROM) 可擦除的EPROM正在需要改写时,用特殊的方式(如紫外线 映照)将原写入的消息擦除,从头编程写入,这就给利用带 来很大便利 ?电改写可编程只读存储器(E2PROM) E2PROM可用电气方式将存储内容擦除,再从头写入。它正在联机前提 下能够用字擦除体例擦除,也能够用页擦除体例擦除,同时也能够将全数 内容擦除。以字擦除体例操做时,可以或许只擦除被选中的阿谁存储单位的数 据;正在页擦除体例操做时,可擦除存储芯片的一行或一列。E2PROM基 本处理了EPROM存正在的问题,故更受用户的欢送。一般为10万次。 工程大学计较机科学取手艺学院 姚爱红 17 ? ???VDD ??字线 线 译 ? ? 字线 码 ?? 器 ? ? ? ? ? ? ? ? 字线 位线 PROM内部布局图 工程大学计较机科学取手艺学院 姚爱红 18 掩膜ROM的内容 单位 D3 D2 D1 D0 0 1 0 0 1 1 1 0 1 0 2 0 1 0 1 3 1 1 1 1 工程大学计较机科学取手艺学院 姚爱红 19 EPROM根基存储电 ? 字线 ? ? D 浮空 S 位线 工程大学计较机科学取手艺学院 姚爱红 20 Flash Memory(也称快擦型存储器或闪速存储器) ?采用CMOS工艺,既有EPROM布局简单的特点,又接收 了E2PROM可正在线擦除的特点;不单具有RAM的高速性, 并且兼有ROM的非易失性。Flash Memory读出时间为 70~160ns,比通俗外存(如硬盘)快50~200倍。可全体擦 除或分页擦除,耗电低,集成度高,体积小,可反复利用 达10万次以上,有很高的靠得住性。 ?目前,Flash Memory被普遍地用于便携式笔记本电脑或 微机的从板上。 工程大学计较机科学取手艺学院 姚爱红 21 Flash Memory道理 节制栅 +V PP 浮动栅 源n+ 漏n+ P型基片 工程大学计较机科学取手艺学院 姚爱红 22 F1ash Memory的读写道理: Vg=12V Vg=1V Vs=12V Vd=6V Open Vd=1V … … … 写入 擦除 读出 工程大学计较机科学取手艺学院 姚爱红 23 各类存储器的用处 存储器 使用 SRAM Cache DRAM 计较机从存 ROM 固定法式,微法式节制器 PROM 用户自编法式,工业节制机或电器 EPROM 用户编写并可点窜法式,产物试制阶段法式 E2PROM IC卡上存储器 Flash Memory 固态盘、IC卡 工程大学计较机科学取手艺学院 姚爱红 24 DRAM的研制取成长 1. 加强型DRAM(EDRAM) 加强型DRAM(EDRAM)改良了CMOS制制工艺, 使晶体管开关加快,其成果使EDRAM的存取时间和周期 时间比通俗DRAM削减一半,并且正在EDRAM芯片中还集 成了小容量SRAM cache。 2. Cache DRAM(CDRAM) 其道理取EDRAM类似,其次要不同是SRAM cache的 容量较大,且取实正的cache道理不异。正在存储器间接连 接处置器的系统中,cache DRAM可代替第二级cache和从 存储器(第一级cache正在处置器芯片中)。CDRAM还可 用做缓冲器支撑数据块的串行传送。 工程大学计较机科学取手艺学院 姚爱红 25 DRAM的研制取成长 3. EDO DRAM(EDRAM) 扩凑数据输出(extended data out,简称EDO),它正在 完成当前内存周期前即可起头下一周期的操做,因而能 提高数据带宽或传输率。 4. 同步 DRAM(SDRAM) 典型的DRAM是异步工做的,CPU送地址和节制信号 之后,期待存储器的内部操做完成,此时CPU不克不及做别 的。 SDRAM取CPU之间的数据传输是同步的,CPU送出地 址和节制信号后,颠末已知数量的时钟后,SDRAM完成 内部操做,此期间,CPU能够做其他的工做,而不必等 待。 工程大学计较机科学取手艺学院 姚爱红 26 DRAM的研制取成长 5. Rambus DRAM(RDRAM) Rambus公司研制,着沉提高存储器频次带宽。 RDRAM取CPU之间通过公用的RDRAM总线传送数据, 而不是常用的RAS、CAS、WE、CE信号。 采用异步成组数据传输和谈,起头时需要较大的存取时 间(例如48ns),当前可达500MB/s的传输速度。 Rambus获得Intel公司的支撑,其高档的Pentium III 处置 器采用Rambus DRAM布局。 工程大学计较机科学取手艺学院 姚爱红 27 DRAM的研制取成长 6. 集成随机存储器(IRAM) 将整个DRAM系统??成正在一个芯片内,包罗存储单位阵 列、刷新逻辑、裁决逻辑、地址分时、节制逻辑及时序 等。片内还附加有测试电。 7. ASIC RAM 按照用户需求而设想的公用存储器芯片,它以RAM为 核心,并连系其他逻辑功能电。 例如,视频存储器(video memory)是显示公用存储器, 它领受送来的图像消息,然后向系统供给高速串行 消息。 工程大学计较机科学取手艺学院 姚爱红 28

  1.本坐不应用户上传的文档完整性,不预览、不比对内容而间接下载发生的问题本坐不予受理。

  请盲目恪守互联网相关的政策律例,严禁发布、、的言论。用户名:验证码:匿名?颁发评论